TILEPro64

Gerty Kleiner April 6, 2016 T 1 0
FONT SIZE:
fontsize_dec
fontsize_inc

TILEPro64 ist ein von Tilera hergestellt Multicore-Prozessor. Sie besteht aus einer Cache-kohärenten Maschennetz von 64 "Fliesen", wobei jede Platte beherbergt ein Allzweckprozessor, Cache und einem nicht-blockierenden Router, der die Kachel verwendet, um mit den anderen Fliesen auf dem Prozessor kommunizieren.

Der Kurz-Pipeline, in Ordnung, zu implementieren drei Ausgabe-Kerne eine VLIW-Befehlssatz. Jeder Kern verfügt über eine Registerdatei und drei Funktionseinheiten: zwei Integer-Recheneinheiten und eine Last-Speicher-Einheit. Jeder der Kerne hat seinen eigenen L1 und L2-Cache sowie einen Gesamt virtuellen L3-Cache, ein Aggregat aller L2-Caches ist. Ein Kern ist in der Lage, ein vollständiges Betriebssystem auf eigene oder mehreren Kernen laufen kann verwendet werden, um ein symmetrisches Mehrprozessorbetriebssystem ausgeführt werden.

TILEPro64 vier DDR2-Controller mit bis zu 800MT / s, zwei 10-Gigabit-Ethernet-XAUI-Schnittstellen, zwei Vierweg PCIe-Schnittstellen und eine "flexible" Eingabe / Ausgabe-Schnittstelle, die Software konfiguriert werden, um eine Reihe von Protokollen handhaben sein können. Der Prozessor ist mit einem 90-nm-Prozess hergestellt und läuft mit einer Geschwindigkeit von 600 bis 866 MHz.

Nach Angaben des Unternehmens, Ziele Tilera den Chip am Netzwerk-Equipment, digitale Video- und Wireless-Infrastruktur Märkten, in denen die Anforderungen an die Rechenverarbeitungs hoch sind. In jüngerer Zeit hat Tilera diesen Prozessor in der Cloud-Computing-Raum mit einem 8-Prozessor-2U-Server von Quanta Computer gebaut positioniert.

TILEPro wird vom Linux-Kernel seit Version 2.6.36 unterstützt.

Technologie

Verschiedene Quellen haben die technischen Daten der Prozessoren in der Familie TILEPro erklärte:

  • 64-RISC-Prozessor-Cores
    • 16 KB L1-Befehls und 8 KB L1-Daten-Cache pro Kern
    • 64 KB L2-Cache pro Kern
  • 4 MB L3-Cache wird durch den Austausch von anderen Fliesen erreicht L2-Caches mit Hardware-Managed-Kohärenz
  • 90 nm Fertigungsprozess bei TSMC
  • 4 integrierte Speichercontroller unterstützt DDR2 SDRAM mit bis zu 800MT / s
    • unterstützt bis zu 64 GB DDR2-Speicher angebracht
  • Integrierte High-Speed-I / O-
    • Zwei 4-Lane PCI Express Gen1-Schnittstellen, mit Root oder Endpunkt-Fähigkeit
    • Zwei 10-Gbit / s-Ethernet-Schnittstellen XAUI
    • Zwei 10/100/1000 Mbit / s Ethernet-Schnittstellen RGMII
  • Stromverbrauch im Bereich von 19 bis 23 Watt

Die Familie TILEPro beinhaltet eine Reihe von Verbesserungen gegenüber der ersten Generation Tilera TILE64 Familie:

  • "Distributed Dynamic Cache" System, das einen separaten Mesh-Netzwerk verwendet, um Cache-Kohärenz-Verwaltung
  • "TileDirect" I / O ermöglicht die direkte Übertragung von Netzwerkdaten kohärent in die Prozessor-Caches
  • Verdoppeln Sie die L1 Befehlscache, das Doppelte des L2-Assoziativität
  • Memory "Striping" auf den DDR2-Schnittstellen, um die Belastung auszugleichen
  • Befehlssatz-Erweiterungen für Multimedia, nicht ausgerichteten Datenzugriff, Offset-Lade- / Speicherbefehle und Speicherzugriff Hinweise

Die Netzwerksoftware Unternehmen 6WIND bietet High-Performance-Paket-Verarbeitungssoftware für die TILEPro64 Plattform.

  Like 0   Dislike 0
Vorherige Artikel R. v. Ryan
Nächster Artikel Ted Holdcroft
Bemerkungen (0)
Keine Kommentare

Fügen Sie einen Kommentar

smile smile smile smile smile smile smile smile
smile smile smile smile smile smile smile smile
smile smile smile smile smile smile smile smile
smile smile smile smile
Zeichen übrig: 3000
captcha